移位寄存器74如何使用？
柏和暄
更新时间：2014-12-18 12:00
补充：
我来回答
置顶回答
您好，
7.4寄存器和移位寄存器 N个触发器可存储N位二进制代码 7.4.1寄存器 存放二进制代码的电路。 一、电路：P233图7.4.1 二、输入端、输出端： 1置零端
---
。置零时=0
；工作时=1。 2时钟脉冲端---CP。CP上升沿时刻，数码并行输入，Q0Q1Q2Q3= D0D1D2D3；其它时间不变。 3并行数码输入端---D0D1D2D3 4并行数码输出端---Q0Q1Q2Q3 7.4.2移位寄存器 存放二进制数码并能使数码左移或右移的电路。单向移位寄存器、双向移位寄存器。 一、单向移位寄存器 1电路：P234图7.4.2 2状态表：P234表7.4.1 3工作原理： 二、双向移位寄存器 1电路：P235图7.4.3 2状态表：P234表7.4.2 3工作原理： 743移位寄存器的应用 一、环形计数器 1电路：P236图7.4.4 2分析： 1)写方程： *驱动方程---D0
= D1
= D2
= D3
= *状态方程
---=D0
=
=D1
=
=D2
=
=D3
= 2)列状态转换真值表：P237表743 3)逻辑功能：4位环形计数器只有4个有效工作状态，可以计8个数，利用率低；输出波形为一组顺序脉冲，也是一个顺序脉冲发生器。
希望我的答案对您有帮助，望采纳!
7.4寄存器和移位寄存器 N个触发器可存储N位二进制代码 7.4.1寄存器 存放二进制代码的电路。 一、电路：P233图7.4.1 二、输入端、输出端： 1置零端
---
。置零时=0
；工作时=1。 2时钟脉冲端---CP。CP上升沿时刻，数码并行输入，Q0Q1Q2Q3= D0D1D2D3；其它时间不变。 3并行数码输入端---D0D1D2D3 4并行数码输出端---Q0Q1Q2Q3 7.4.2移位寄存器 存放二进制数码并能使数码左移或右移的电路。单向移位寄存器、双向移位寄存器。 一、单向移位寄存器 1电路：P234图7.4.2 2状态表：P234表7.4.1 3工作原理： 二、双向移位寄存器 1电路：P235图7.4.3 2状态表：P234表7.4.2 3工作原理： 743移位寄存器的应用 一、环形计数器 1电路：P236图7.4.4 2分析： 1)写方程： *驱动方程---D0
= D1
= D2
= D3
= *状态方程
---=D0
=
=D1
=
=D2
=
=D3
= 2)列状态转换真值表：P237表743 3)逻辑功能：4位环形计数器只有4个有效工作状态，可以计8个数，利用率低；输出波形为一组顺序脉冲，也是一个顺序脉冲发生器。
希望我的答案对您有帮助，望采纳!
2个回答
移位寄存器74是一种在若干相同时间脉冲下工作的以触发器为基础的器件，数据以并行或串行的方式输入到该器件中，然后每个时间脉冲依次向左或右移动一个比特，在输出端进行输出。这种移位寄存器是一维的，事实上还有多维的移位寄存器，即输入、输出的数据本身就是一些列位。实现这种多维移位寄存器的方法可以是将几个具有相同位数的移位寄存器并联起来。
移位寄存器中的数据可以在移位脉冲作用下一次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。
1、74LS194移位寄存器的控制输入端S1和S0是用来进行移位方向控制的，S0为高电平时，移位寄存器处于向左移位的工作状态，二进制数码在CP脉冲的控制下由高到低逐位移入寄存器，因此可以实现串行输入；在S1为低电平时，移位寄存器处于向右移位的工作状态，二进制数码在CP脉冲的控制下逐位移出寄存器(低位在前，高位在后)。
2、在串行输入、并行输出的转换中，若将四位二进制数码全部送入寄存器内(四位寄存器)。由于每个CP脉冲移位寄存器只移一位，四位二进制数码需要四个CP脉冲。但若四位二进制数码还含有其它检验码(如奇偶校验码)，则总数码有几位就需要几个CP脉冲。
1、74LS194移位寄存器的控制输入端S1和S0是用来进行移位方向控制的，S0为高电平时，移位寄存器处于向左移位的工作状态，二进制数码在CP脉冲的控制下由高到低逐位移入寄存器，因此可以实现串行输入；在S1为低电平时，移位寄存器处于向右移位的工作状态，二进制数码在CP脉冲的控制下逐位移出寄存器(低位在前，高位在后)。
2、在串行输入、并行输出的转换中，若将四位二进制数码全部送入寄存器内(四位寄存器)。由于每个CP脉冲移位寄存器只移一位，四位二进制数码需要四个CP脉冲。但若四位二进制数码还含有其它检验码(如奇偶校验码)，则总数码有几位就需要几个CP脉冲。
其他相识问题